Zdar všetci.Prvýkrát programujem 8051 a zistil som, že potrebujem pripojiť na port P0 Pull-UP rezistor, pretože ho chcem využívať ako univerzálny vstupno-výstupný port .Konkrétne keď nastavím na neho log "1", tak aby tam bola log "1".Teraz tam nie je ani omylom.Lenže neviem akú hodnotu má mať taký rezistor. Diky moc za radu.
Port P0 vo funkcii výstupu máva pull-up odpory zabudované, dokonca až tri - slabý, stredný a silný. Tie sa menia dynamicky podľa potreby. Ak má P0 zvyčajnú funciu A/D zbernice, nebýva potrebné ťahať piny hore externe. Inak záleži na záťaži, a väčšinou je to tak, ako hovoria kolegovia. Čo s tým budíš?
já si nemůžu pomoct, ale pracuju doma s 89C51ED2 a ta určite pull up nemá... možná některé jiné 51 ano.pull up mají spíš až AVR ty jsou takové vytuningované
P0 má interní pull-upy jen pokud funguje jako externí datová/adresní sběrnice. Pokud je použitý jako normální port, musí mít externí pull-upy řádově pár kOhmů.
Založen: Jul 21, 2006 Příspěvky: 25741 Bydliště: skoro Brno
Zaslal: pá duben 10 2009, 9:40 Předmět:
"Zespodu" je ta velikost pull-up odporů omezená maximálním ztrátovým výkonem čipu, pokud jsou všechny výstupy v LOG-0. Takže pohlídat. Já dávám většinou 2K2 nebo 4K7 osminásobný žebříčky. _________________ Pro moje oslovení klidně použijte jméno Zdeněk
Správně navržené zapojení je jako recept na dobré jídlo.
Můžete vynechat půlku ingrediencí, nebo přidat jiné,
ale jste si jistí, že vám to bude chutnat[?]
já si nemůžu pomoct, ale pracuju doma s 89C51ED2 a ta určite pull up nemá...
Jak se to vezme. Ten slabý se dá programově odpojit nastavením bitu AUXR.7 pro okamžiky, kdy výstupní latch obsahuje "0". Ten střední se připojí, když výstopní latch je v "1" a pin je též v "1". Ten silný se připojí na 2 CPU takty v situaci, kdy výstupní latch měl "0" a teď se mění na "1". Není to dost vytuningované?
já si nemůžu pomoct, ale pracuju doma s 89C51ED2 a ta určite pull up nemá...
Jak se to vezme. Ten slabý se dá programově odpojit nastavením bitu AUXR.7 pro okamžiky, kdy výstupní latch obsahuje "0". Ten střední se připojí, když výstopní latch je v "1" a pin je též v "1". Ten silný se připojí na 2 CPU takty v situaci, kdy výstupní latch měl "0" a teď se mění na "1". Není to dost vytuningované?
To je sice hezké, ale řeší se tu port P0 a ten nic takového nemá ani u 89C51ED2 a už vůbec ne u 8051.
Nemůžete odesílat nové téma do tohoto fóra. Nemůžete odpovídat na témata v tomto fóru. Nemůžete upravovat své příspěvky v tomto fóru. Nemůžete mazat své příspěvky v tomto fóru. Nemůžete hlasovat v tomto fóru. Nemůžete připojovat soubory k příspěvkům Můžete stahovat a prohlížet přiložené soubory
Informace na portálu Elektro bastlírny jsou prezentovány za účelem vzdělání čtenářů a rozšíření zájmu o elektroniku. Autoři článků na serveru neberou žádnou zodpovědnost za škody vzniklé těmito zapojeními. Rovněž neberou žádnou odpovědnost za případnou újmu na zdraví vzniklou úrazem elektrickým proudem. Autoři a správci těchto stránek nepřejímají záruku za správnost zveřejněných materiálů. Předkládané informace a zapojení jsou zveřejněny bez ohledu na případné patenty třetích osob. Nároky na odškodnění na základě změn, chyb nebo vynechání jsou zásadně vyloučeny. Všechny registrované nebo jiné obchodní známky zde použité jsou majetkem jejich vlastníků. Uvedením nejsou zpochybněna z toho vyplývající vlastnická práva. Použití konstrukcí v rozporu se zákonem je přísně zakázáno. Vzhledem k tomu, že původ předkládaných materiálů nelze žádným způsobem dohledat, nelze je použít pro komerční účely! Tento nekomerční server nemá z uvedených zapojení či konstrukcí žádný zisk. Nezodpovídáme za pravost předkládaných materiálů třetími osobami a jejich původ. V případě, že zjistíte porušení autorského práva či jiné nesrovnalosti, kontaktujte administrátory na diskuzním fóru EB.