Založen: Oct 11, 2008 Příspěvky: 6122 Bydliště: ZZ9 Plural Z Alpha
Zaslal: čt květen 19 2011, 21:07 Předmět:
Snad bych jen pro úplnost dodal, že pro uvedenou funkci (asynchronní nulování čítačů) stačí třívstupové hradlo AND (máme dva resetovací vstupy 7490 s funkcí AND).
Spíš bych, v případě čtyřvstupového hradla (a tudíž pěti disponibilních vstupů s funkcí AND), použil jeden vstup pro synchronizaci resetu s CLK, k eliminaci hazardních stavů.
Založen: Sep 19, 2007 Příspěvky: 3698 Bydliště: Praha
Zaslal: čt květen 19 2011, 21:55 Předmět:
Hazard by mohl nastat jen tehdy, kdyby rozdíl v rychlosti obou čítačů byl tak velký, že by se jeden resetoval dříve, než by stačil druhý zachytit resetovací signál do resetovacího RS, což je reálně vyloučené.
Přivedením CLK na volný vstup hradla by problém stejně neřešilo, protože 7490 klopí na náběžnou hranu hodin. Takže hradlo je pomocí CLK enablováno dříve, než začne vyhodnocovat stav 56 a CLK tak nic nesynchronizuje.
Tohle funguje pro čítač sestavený z JK obvodů, kdy se vzestupnou hranou přednastaví řídící KO a pak sestupnou klopí řízený KO a mění se výstupy. V tom okamžiku je hradlo již blokováno a reset se uvolní při následující vzestupné hraně.
Založen: Oct 11, 2008 Příspěvky: 6122 Bydliště: ZZ9 Plural Z Alpha
Zaslal: čt květen 19 2011, 23:17 Předmět:
mtajovsky napsal(a):
Přivedením CLK na volný vstup hradla by problém stejně neřešilo, protože 7490 klopí na náběžnou hranu hodin.
7490 klopí na sestupnou hranu hodin, takže CLK na volný vstup hradla (lépe na volný resetovací vstup obou 7490-tek) to řeší.
mtajovsky napsal(a):
Hazard by mohl nastat jen tehdy, kdyby rozdíl v rychlosti obou čítačů byl tak velký, že by se jeden resetoval dříve, než by stačil druhý zachytit resetovací signál do resetovacího RS, což je reálně vyloučené.
Než se změna zpropaguje z prvního (A) vstupu
- na první výstup A, trvá to 11..18 ns
- na první výstup D 24..50 ns
- na druhý výstup A 35..68 ns
- na druhý výstup C 57..100 (103) ns od sestupné hrany.
Já tam časoprostor pro hazardní stavy při přesýpání výstupů vidím obrovský. Ovšem musím Vám dát za pravdu v tom, že by neměly vyvolat falešný reset (tj. falešnou detekci dosažení stavu 56).
(časové údaje z katalogu Tesla, při 5V/25°C. Např. Fairchild uvádí pouze horní hranici).
Kdo nevěří, může si přečíst třeba tohle. Vyjímám:
7490 decade (0-9) ripple counter
7493 4-bit (0-15) ripple counter
These are ripple counters so beware that glitches may occur in any logic gate systems connected to their outputs due to the slight delay before the later counter outputs respond to a clock pulse.
The count advances as the clock input becomes low (on the falling-edge), this is indicated by the bar over the clock label. This is the usual clock behaviour of ripple counters and it means a counter output can directly drive the clock input of the next counter in a chain.
Založen: Feb 25, 2008 Příspěvky: 18695 Bydliště: Rychnovsko
Zaslal: pá květen 20 2011, 6:15 Předmět:
No připomíná mi to šťourání v exkrementech , jako v mnoha připomínkách tj , které nemají v praxi vliv , za skoro 40 let co se mrmlám , ať již samodomo, tak v profipoužitích , jsem při použití 93/90 synchronizaci nezažil . Námět je třeba toto http://s-o.webnode.cz/vykopavky/ , nebo vyhledat , sakra předevčírem jsem v tom listoval , jedna modrá konstrukčka kolem 80týho roku se aplikacemi TTLky polopaticky zabývá . Na obalu je fotka maníka před osciloskopem (pro rychlé hledání) . Máš tam postupně všechna zapojení od dělení 3mi až asi do 12ti . Je tam ošetření tlačítek, dekodéry atp . Tam by jsi se nejlépe naučil . Žádné zbytečné teoretické plky .
7490 klopí na sestupnou hranu hodin, takže CLK na volný vstup hradla (lépe na volný resetovací vstup obou 7490-tek) to řeší.
Co to řeší? Dyť to nebude fungovat, když se tam objeví těch 56, tak budou hodiny v nule a nic se nezresetuje.
Ano, u asynchronního čítače se při inkrementaci objevují předchozí stavy, ale nikdy ne následující, takže nevidím důvod něco hradlovat hodinama.
Časy uváděny v GMT + 1 hodina Jdi na stránku 1, 2, 3, 4Další
Strana 1 z 4
Nemůžete odesílat nové téma do tohoto fóra. Nemůžete odpovídat na témata v tomto fóru. Nemůžete upravovat své příspěvky v tomto fóru. Nemůžete mazat své příspěvky v tomto fóru. Nemůžete hlasovat v tomto fóru. Nemůžete připojovat soubory k příspěvkům Můžete stahovat a prohlížet přiložené soubory
Informace na portálu Elektro bastlírny jsou prezentovány za účelem vzdělání čtenářů a rozšíření zájmu o elektroniku. Autoři článků na serveru neberou žádnou zodpovědnost za škody vzniklé těmito zapojeními. Rovněž neberou žádnou odpovědnost za případnou újmu na zdraví vzniklou úrazem elektrickým proudem. Autoři a správci těchto stránek nepřejímají záruku za správnost zveřejněných materiálů. Předkládané informace a zapojení jsou zveřejněny bez ohledu na případné patenty třetích osob. Nároky na odškodnění na základě změn, chyb nebo vynechání jsou zásadně vyloučeny. Všechny registrované nebo jiné obchodní známky zde použité jsou majetkem jejich vlastníků. Uvedením nejsou zpochybněna z toho vyplývající vlastnická práva. Použití konstrukcí v rozporu se zákonem je přísně zakázáno. Vzhledem k tomu, že původ předkládaných materiálů nelze žádným způsobem dohledat, nelze je použít pro komerční účely! Tento nekomerční server nemá z uvedených zapojení či konstrukcí žádný zisk. Nezodpovídáme za pravost předkládaných materiálů třetími osobami a jejich původ. V případě, že zjistíte porušení autorského práva či jiné nesrovnalosti, kontaktujte administrátory na diskuzním fóru EB.